# WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



# INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification <sup>5</sup>:
H02H 9/04

A1

(11) International Publication Number: WO 93/15541

(43) International Publication Date: 5 August 1993 (05.08.93)

(21) International Application Number:

PCT/US93/01036

(22) International Filing Date:

4 February 1993 (04.02.93)

(30) Priority data:

830,715

4 February 1992 (04.02.92) US

(71) Applicant: CIRRUS LOGIC, INC. [US/US]; 3100 W. Warren Avenue, Fremont, CA 94538 (US).


(72) Inventor: PUAR, Deepraj, S.; 1657 Eagle Drive, Sunnyvale, CA 94087 (US).

(74) Agents: BLAKELY, Roger, W., Jr. et al.; Blakely, Sokoloff, Taylor and Zafman, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US). (81) Designated States: AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, UA, European patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).

Published

With international search report.

(54) Title: SHUNT CIRCUIT FOR ELECTROSTATIC DISCHARGE PROTECTION



(57) Abstract

A circuit (400) is added to a complementary metal-oxide silicon integrated circuit to provide an intentional, non-reverse-biased VDD-to-VSS shunt path for transient currents such as electrostatic discharges. This circuit protects the IC from ESD damage by turning on before any other path, thus directing the ESD transient current away from easily damage structures. Specifically, the ESD transient current is steered from the VDD rail (102) to the VSS rail (101) through the on conduction of a P-channel transistor (P3) whose source and drain are connected to VDD and VSS respectively. The voltage on the gate of this transistor follows the VDD supply rail because it is driven by a delay network formed by a second transistor (P4) and a capacitor (C1). This VDD-tracking delay network turns the VDD-to-VSS transistor on during a transient and off during normal operation of the IC.



### (19)日本国特許庁 (JP)

## (12) 公表特許公報(A)

(11)特許出願公表番号

特表平7-503599

第7部門第4区分

(43)公表日 平成7年(1995)4月13日

(51) Int.Cl.\*

識別記号 庁内整理番号

H02H 9/04

A 9059-5G

H01L 21/822

21/8234

9170-4M

HO1L 27/08

FΙ

321 H

9170-4M

102 F

170-4M

102

審查請求 未請求

予備審查請求 有

(全 7 頁) 最終頁に続く

(21)出願番号

特願平5-513527

(86) (22)出願日

平成5年(1993)2月4日

(85)翻訳文提出日

平成6年(1994)7月29日 PCT/US93/01036

(86)国際出願番号

WO93/15541

(87)国際公開番号 (87)国際公開日

平成5年(1993)8月5日

(31)優先権主張番号

830,715

(32)優先日

1992年2月4日

(33)優先権主張国

米国 (US)

(71)出願人 サーラス・ロジック・インコーポレーテッ

ĸ

アメリカ合衆国 94538 カリフォルニア 州・フレモント・ウエスト ウオーレン

アヴェニュ・3100

(72)発明者 プアール,ディープレイ・エス

アメリカ合衆国 94087 カリフォルニア 州・サニーヴェイル・イーグル ドライ

プ・1657


(74)代理人 弁理士 山川 政樹 (外5名)

最終頁に続く

#### (54) 【発明の名称】 静電放電防護用分路

## (57)【要約】

静電放電などの過渡電流に対して意図的な、非逆バイ アスVDD-VSS間分路を形成するために、相補形金 属-酸化物シリコン集積回路に回路(400)を追加す る。この回路は、他のどの経路よりも前にターンオンし て、ESD過渡電流を容易に損傷する構造から離れるよ うに誘導することにより、ICをESD損傷から防護す る。特定すれば、ソースとドレインがVDDとVSSに それぞれ接続しているPチャネルトランジスタ(P3) のオン導通を経て、ESD過渡電流をVDDレール (102) からVSSレール (101)へと操向するので ある。このトランジスタのゲートは第2のトランジスタ (P4) と、コンデンサ (C1)とにより形成される遅延 回路網により駆動されるので、このトランジスタのゲー トの電圧はVDD供給レールに追従する。このVDD追 跡遅延回路網は過渡中はVDD-VSS間トランジスタ をターンオンし、ICの正規の動作中にはターンオフす る。



#### 請求の範囲

1. 少なくとも一部がCMOS回路であり、そのCMOS回路はそれに電力を 供給するVDD電力供給レール及びVSS電力供給レールを有する旗積回路の過 濃筋機固路において、

耐起VDD供給レールに接続したソースと、耐起VSS供給レールに接続した ドレインと、ゲートとも有する第ⅠのPチャネルMOSトランジスタと;

第1のトランジスタのゲートに接続したドレインと、前配VDD集給レールに接続したソースと、ゲートとも有する第2のMOSトランジスタと;

的記

「のトランリスタの解記ゲートに接触した第1のコンデンサ接続部と、 的記

「いない」という。 のコンデンサ接続部とを有するコンデンサ とを具備する回路。

- 2. 前起第2のMOSトランジスタはPチャネルMOSトランジスタである政 求項1起数の回路。
- 3. コンデンサは、前記コンデンサ接接部の一方を形成するゲートを有し且つ 互いに接続されて他方の前記コンデンサ接接部を形成するソース及びドレインを 有するMOSトランジスタとして実現されている請求項1又は2のいずれか1項 に記載の回路。
- 4. コンデンサは、前記第2のコンデンサ接続部を形成するゲートを有し目つ 互いに接続されて前記第1のコンデンサ接続部を形成するソース及びドレインを 有するPチャネルMOSトランジスタとして実現されている第次項3記載の回路
- 5. 少なくとも一部がCMOS関語であり、前紀CMOS図館はそれに復力を 供給するVDD電力供給レール及びVSS電力供給レールを育する強視図路の過 級防板図路において,

前紀VDD供給レールに接続したソースと、前紀VSS供給レールに接続した ドレインと、ゲートとを有するPチャネルMOSトランジスタと:

出力調子がトランジスタのゲート축子に接続したVDD追踪遅延国路とを具備する回路。

8. 何紀VDD漁跡遊話回路はRC回路網から構成されている鎮水項 5 記載の

园路。

- 7. 解記RC回路網は、前記PチャネルMOSトランジスタの前記ゲートと前 記VDD供給レールとの間に結合する抵抗と、前記PチャネルMOSトランジス タの前記ゲートと前記VSS供給レールとの間に結合するキャパシタンスとを含む被攻項6起級の回路。
- 8. 前記域式はパイアスオンされるMOSトランジスタから構成されており、 前記キャパシタンスは一方のコンデンサ接続部を形成するゲートを有し且つ互い に接続されて他方のコンデンサ接続部を形成するソース及びドレインを有するM OSトランジスタから構成されている疎来場で記載の回路。
- 9. 少なくとも一部がCMOS回路であり、前起CMOS回路はそれに電力を 供給するVDD電力供給レール及びVSS電力供給レールを有する集製回路の追 額防潤回路において。

前記VDD供給レールに接接したソースと、初記VSS供給レールに接続した ドレインと、ゲートとを有するアチャネルMOSトランジスタと;

fi記PチャネルMOSトランジスタの前記ゲートに接続し、静電放電によって 起こる超短期間選移VDD~VSS間電圧変化の少なくとも相当に多くの部分を ソースーゲート間電圧として前記PチャネルMOSトランジスタに加えて、それ により、静電放電によって起こるVDD~VSS間電圧変化を制限するために前 起PチャネルMOSトランジスタをターンオンする回路手段とを具備する過渡防 煙回路。

10. 静電放電によって起こる超短時間過數VDD・VSS間電圧変化の少なくとも相当に多くの部分をソース・ゲート間電圧として前起PチャネルMOSトランジスタに加える制配手段は、電力供給電圧変化によって起こるVDD・VSS間電圧変化の相当に多くの部分をソース・ゲート間電圧として前起PチャネルMOSトランジスタに加えず、それにより、電力供給電圧変化によって起こるVDD・VSS間電圧変化を制限するために制起PチャネルMOSトランジスタをターンオンしない手段でもある環境型の品質的機能無同数

## 明 編 音

#### 静電放電防護用分路

#### 1. 発明の分野

本発明は、一般に、相補形金属一酸化物シリコン(ここでは、より広い意味で CMOSと定義する)などの技術における集積回路(IC)の設計とレイアウト に関する。特定すれば、本発明は、ICの端子に加わるおそれのある静電放電(ESD)などの過度収象からCMOS ICを保護することに関する。これは、ICの端子に過渡現象が現れたときに、IC回路を過剰な又は致命的な電圧スパ イクと電流スパイクにさらすことなく、VDD電力供給レールとVSS電力供給レールとの間に意図的な、順方向パイアス分路を形成する回路の使用によって実行される。

#### 2. 発明の背景

審在的に締密に破り上げた予防措度を課じないと、非様電性物体がこすれ合う たびに野電荷は増加して歩く。通常、静電荷は害を及ぼすことなく捐散するので あるが、偶然、ICを通って放電した場合には、そのICを永久に機能できない 状態にしてしまうことがある。CMOS ICのようなICの静電放電に対する 態度が高すぎれば、IC又はICを含む回路基板の日常の取扱いによって、IC が破壊されるおそれがある。

ICの静電放電防硬を評価するために使用される一般的な方法の1つは、MILーSTD883CMETHOD3015.6で定義されている人体モデルである。この評価方法では、真型的には2000ボルトまで充電した100pFのコンデンサを1500ボームの抵抗器を介して試験すべきICの1つの端子へ、そのICの他のいずれかの端子を接地させつつ放電させなければならない。ICの機能障害を引起こまずにICを介して放電できる電圧が高いほど、そのESD影理は異好であることになる。ESD助理を評価するために使用される他の方法は個額をデルや、充電デバイスをデルである。

CMOS及びCMOSに類似するICをESDの破壊的な影響から保護するために、CMOSやCMOSに類似するICの一部として懐々な情遊が製造されている。図1は、従来の防護図跡について真型的なものである回路図を示す。IC

は、典型的には、多数の入力面子及び出力面子と、組合せ入出力(I / O) 端子であるいくつかの端子とを有する。図1は、V S Sに接続し且つNチャネルトランジスタが製造されているP型基板を使用して構成されたC M O S I C の1つの入力満子と、1つの出力端子とに対する一般的なE S D 防機図路を示している。 基板中に、V D D に接続するN型ウェルが製造されており、それらのN型ウェルの中にP チャネルトランジスタが製造されている。入力端子T 1 は、T 1 と V S S 及び V D D でれぞれに対する電力供給レール 1 O 1 及び 1 O 2 との間の面積の広いダイオードであるダイオード D 1 及び D 2 により保護される。

図1は、與型的な従来の出力保護回路をも示している。この回路は、出力編手 T2と電力供給レール101及び102それぞれとの間にあり、且つトランジス タN2及びP2をれぞれのドレイン鉱散部の接合部に寄生して形成されている寄生ダイオードD3及びD4を含むものと考えることができる。トランジスタN2 及びP2は出力端子T2に関わる出力ドライバを形成する。また、図1は、VDD供給レール102とVSS供給レール101との間の寄生ウェルー基板即ダイオードD5を示しており、このダイオードは、「C上の全てのPチャネルトランジスタを取例むNーウェル拡散部に形成されている。図5は、P-基板CMOSプロセスの場合のトランジスタN2及びP2の機断回認である。図5は、どの場所に寄生ダイオードD3及びD4が形成されているか、及び寄生ダイオードD5を形成するに転してのP2を包囲するN型ウェルの寄生とを示している。寄生ダイオードD3、D4及びD5とは異なり、ダイオードD1及びD2はESD保護のために度図して「Cレイアクトの中に含まれている。

ICのESD防硬のレベルを限定するときには、ICのいずれか2つの領子の間にESD過度を印加する。たとえば、関1において人力増子T1に関して出力 箱子T2に正パルスを印加すると、それら2つの嫡子の間に直接の環旋経路は存在していないので、ESDエネルギーは最も抵抗の小さい経路を見出す。これは、出力菓子T2から抵抗器R2を介し、NチャネルトランジスタN2のドレインからソースへのブレークダウンを介するか又はドレインから基板へのブレークダウンを介し、基板からVSSレールIOIに至り、次に、ダイオードDIを経て人力増子T1に至る経路であっても良いであろう。あるいは、抵抗が最小である経

路はダイオードD4を介してVDDレール102に至り、ダイオードD5のプレークダクンを介し、次に、VSSレールを疑て、ダイオードD1を介して入力網子T1に至るものであっても良いであろう。それもの経路の各々には、是パイァスP-N接合係のなだれ影ブレークダクンが含まれている。

アパイテス電圧条件の下にあるP - N培合舗のなだれブレークダウンにおいて は、P-N接合部を通過する自由キャリアは、P-N接合部の両側での電圧差に よって発生する電界から十分なエネルギーを獲得し、それらの自由キャリアが結 温質シリコンの格子中の共有結合と構実すると、その結合を破壊する。共有結合 の破坏によって、さらに多くのキャリアが自由になり、それらのキャリアも隣接 に世界からエネルギーを関係し、共在納分と要求し、さらに多くのキャリアを白 由にする。これらは、少量の質が山の高い位置で動き始め、その結果、なだれと して動いてゆくよう多くの重の気が山を下るなだれに非常に良く似ている。営な だれが山を覆っている雪の大部分をそのままに保つのと全く周じように、なだれ PーN接合プレークダウンは典型的には最大の電界によって狭い領域に局限され る。この爲限効果は、過常、なだれブレークグウンの間に発生する電視密度、す なわち、単位面映当たりの電流が非常に高く、それが局所的加熱をもたらして、 それにより、結晶質シリコン格子の複数の部分を溶過させるか又はドーパント原 子を結晶の内部で移動させ、その結果、『Cの永久的な機能障害を発生するおそ れがあるということを意味している。この局限効果は、通常、プレークダウン下 で永久的損傷なしにPTN接合部を通して流れることができる電視の量が順方段 パイアスされたときに同じPIN接合部が撤送できる電袋の量より少ない大きさ であることを意味している。

世来の技術においては、ESD防復のレベルは、過常、ICの最も弱いプレークダウンメカニズムが損傷なく処理しうるエネルギーの重に限定されている。 典型的な市駅のCMOS ICでは、先に関1の説明の中で第1に挙げた経路のプレークダウン電圧は通常は低く、その経路は最も抵抗の小さい経路を構成する。 この経路を造んでゆくESD過渡のエネルギーが余りに大きくなるたびに、なだれプレークダウンの間の局限加熱のために、典型的にはトランジスタN2のドレインーゲート間領域の周囲に破壊的な障害が起こる。従来の任城の多くは、なだ

又は運断するスイッテング案子としてNテャネルトランジスタを使用する点及びスイッテングトランジスタがNテャネルトランジスタのドレインにおけるESD 電圧からそのゲートへの容量結合を延てターンオンされる点で、本発明とは異なっている。これとは対照的に、本発明はVDD電力供給レールとVSS電力供給レールの対ごとに1つの防環回路を必要とし、スイッテング業子としてはPテャネルトランジスタを使用し、且つESDパルスの直接結合によってスイッテング

Kellerによる別の世来の技術は、Puarの856号特許のコラム1の 85行目からコラム3の23行目までで論じられている。この従来の技術は、Pu arの856号特許の図2の抵抗器RAと関連して高い裁判抵抗があるために、 入力類子の妨理にしか適していない。また、この従来の技術は周辺のダイオード JAとトランジスタQ人の双方におけるプレークダクンメカニズムに依存している。

着子をターンオンする。

Puarの858号特特以外の上記の全ての従来の技能は、ESD過渡電域を 環過するために寄生機器のブレークダウンメカニズムに依存するという制限を有 する。接合体のブレークダウンメカニズムに依存することに内在しているESD 助環の限別の1つは、なだれブレークダウンの局類効果と、それに関連する高い電 援密度と高熱とによって、ブレークダウン下で永久的景像なしにPNNを合理を 通って彼れることができる電気の重は、顧力向パイアスされたときに同じPNN 接合体が関係なく開選できる電気の重は、顧力向パイアスされたときに同じPNN 接合体が関係なく開選できる電気の重な、配力的パイアスされたときに同じPNN 長合体が関係なく開選できる電気の重な、配力的パイアスされたときに同じPNN 長のからから、接合体のブレークダウンメカニズムに依存することに内在する E SDD 提のもう1つの限界は、様々に異なるデパイスのブレークダウン電圧が1 Cを質点するために使用された基礎処理技術の限数であるという点である。 あつ 1つの技術を使用して調査した「Cにおいて最小低低の経路であるものが、「C のレイアクトは類似しているか又は全く同一であっても、別の技術で製造した「 Cの最小低抗の経路とは違ってしまうこともあり、そのため、有効なESD 助理 回断を工学的設計する作品は複雑になる。従って、PN接合のブレークダウン を何書するESD 助理メカニズムが必要である。

#### 発明の簡単な概要

れプレータデウン及びスナップパックの向により大きなESD過程に破壊を生じずに対応できるようにするために、抵抗器R2と組合せたトランリスタN2をレイアクトを改善すること、あるいは、トランリスタN2のドレイン複合ドーピングプロフェイルを改善することのいずれかに集中している。

別の従来の技術は、VDDレールとVSSレールとの間に、寄生SCRのプレークダウン電圧が低い寄生SCR側近(図2に示す)を使用していた。この技法は、トランジスタN2のドレインを選る経路より抵抗の小さい経路を構成しようとしている。この技法を選切に契約したのが、L. R. Averyによる論文「A review of electrostatic discharse mechanisms and on-chip protection techniques to ensure device reliability」(Journal of Electrostatics, 24 (1880年)、111~130ページ)である。

GussenmosとHolanerによる別の従来の技術「A New ESD Protection Concept for VLSI CMOS Circuits Avoidins Circuit StressJ (1881 EOS/ESD Symposium Processinss, 74~81ページ)は、NテャネルトランジスタN3 (図3に示す)の使用を示しており、このトランジスタのドレインはVDDレール102に接続し、ゲートとソースはVSSレール101に接続している。トランジスタN3はドレインなだれブレークダクン・スナップパックモードで動作して、VDDからVSSに至る電数経路を形成する。

Pusrによる別の従来の技術である米国特許第4、788、858号、「Input Protection Dsvice for Integrated Circuits」は、ドレインが入力助子に接続し、ソースはVSSに接 ULLログートは抵抗勢を介して基板に接続しているNテャネルトランジスタの使用を示している(コラム3、38~54行を参照)。本発明と同様に、ブレークダウンなしにESD放電を伝搬しようとする回路経路が設けられている。しかしながら、入力ビンごとに1つの防護回路を必要とする点、経験を成立させるか

野和放電(ESD)などの過敏電旋に対して重回的な、非逆パイアスVDDーVSS間分路を形成するために、相補形金属一酸化物シリコン(CMOS)無要回路(1C)に回路を追加する。この回路は、他のどの経路より前にナーンオンして、容易に最偏する構造の外へESD過級電旋を誘導することにより、1CをESD最優から保護する。特定すれば、ソースとドレインがVDDとVSSにそれぞれ接接しているPテャネルトランジスタのオン等運を経て、ESD過激電流をサンリスタのゲートは第センDDレールからVSSレールへと提向する。このトランジスタのゲートは第センので、このトランジスタのゲートの電圧はVDD供給レールに追않する。このVDD過時選起回路網は過渡中はVDD-VSS間トランジスタをターンオンし、1Cの不理の動作中にはターンオフする。

本売引の口的は、金属ゲート又はシリコンゲートを使用して製造されていても、 あるいは、シリコン又はナファイヤなどの絶縁性基板を使用して製造されていて も、CMOS及びBICMOSなどのCMOSに類似する技術を使用して実現し たICに対して改善された過載数据を実行することである。

本発明の別の目的は、IC製造プロセスにおける変数に対して有効である回路 を使用して過載的機を実行することである。

さらに別の目的は、正規の回路動作を妨害しないことである。

さらに別の目的は、ブレークダウン下で動作するPード使合体を含まない意図 的な過激剤送機器を形成することである。

別の目的は、VDDからVSSへの経路をターンオン、ターンオフするVDD 追跡直延回路線を設けることである。

さらに別の目的は、入力セン及び出力センごとにESD防機回路を適加しない ことにより、『Cを製造するために要求されるシリコンの面積を最小にすること である。

#### 國面の簡単な説明

図1は、従来の一般的なCMOS人出力防護回路の図路図である。 図2は、VDDとVSSとの間に寄生SCRを追加した従来の一般的なCMO S人出力防護回路の回路図である。 ■3は、VDDとVSSとの同にNチャネルトランジスタを迫加した従来の一般的なCMOS人出力紡績四数の回路側である。

個4は、本発明を追加した一般的なCMOS人出力的層回路の回路間である。 関5は、ダイオードD3、D4及びD5がどのようにして寄生形成されるかを 示すトランジスタN2及びP2の検挙回回である。

図8は、1.21クロンCMOSプロセスに関わるデバイスの好ましい大きさ モ示す本角軒の図路図である。

#### 好ましい実施例の評額な説明

本現明は、JCのいずれかの寄生経路がターンオンする前にESDなどの過敏 を搬送するためにターンオンする重回的なVCCーVSS両電気経路を完成する ように、JCに回路を追加する。この構造は過渡電波を容易に摂偏される構造の 外へ剥削する。特定すれば、Pテャネルトランジスタのオン基連を経て、ESD・ 過渡電点をVDDレールからVSSレールへと推向するのである。

図4の図路400は、ソース調子及びドレイン調子がVDD供給レール102とVSS供給レール101にそれぞれ接続しているPテャネルトランジスタP3と、PテャネルトランジスタP4及びコンデンサC1を含むVDD追跡選延回路調とを含む。好ましい実施例では、コンデンサC1をNティネルトランジスタとして実現している。VDD追跡選延回路網はトランジスタP3のゲートに接続しており、過速中はトランジス P3をチーンオンし、1Cの正規の動作中にはターンオフする。トランジス P2のゲートはトランジスタP4のドレイン帽子と、コンデンサC1を実現しているNティネルトランジスタのゲートとに接続している。トランジスタP4のソースはVDD供給レール102に接続し、トランジスタP4のソースはVDD供給レール102に接続している。コンデンサC1を実現しているトランジスタのソースとドレインはVSS供給レール101にされぞれ接続している。

本発明が要求するVDD遊跡遊話機能を実行するために採用できる回路が数多くあることは首葉者には自明であろう。たとえば、トランジスタP4を抵抗器と関表えることは可能であろう。

I Cの正規の動作中、VDD協子T4は正の供給電圧、典型的には5ポルトに

機能しており、VSS・・フェスを発生している。このような条件の下では、トランジスタP4は完全にオンしており、コンデンサC1はVDD電圧をで発電する。トランジスタP3のゲートとソースは共にVDD電圧にあるので、トランジスタP3はオフである。従って、VDDとVSSとの間には準電経路は存在せず、それは正規の回路動作には不可欠である。

ESD前種回路400の動作の以下の例について考える。【Cに電力が印加さ れていないとき、VSS供給レール101は0ポルトであると考えられ、全ての 内部ノードは0ポルトに近い電圧で浮動する。ESD又は現象が出力端子T2で (VSS供給レール101に関して) 正の過敏パルスを発生させると、ディオー FD 4は順方向パイアスされ、抵抗器R2とトランジスタN2はより抵抗の高い 経路を形成しているので、ダイオードD4は電流をそれ自体を通過させて、VD Dレール L O 2 へと拠向する。 V D Dレール L O 2 は浮動中であるので、その電 圧は出力増子T2の電圧上昇に遅れて、ほぼダイオードD4の降下電圧、典型的 にはり、7ポルトの降下に泊促する。VDDレール102の電圧上昇がPナャネ ルトランジスタの関値電圧、奥亞的には1ポルトを越えると、P3とP4は共化 導道し始める。P4及びCIのデパイスサイズ、すなわち、それらの抵抗とキャ パシタンスは、P3のゲートにおける電圧の上昇時間がマイタロ砂の単位である ように選択されている。ところが、ICを通るESDに広答した出力値子T2の 過載パルスの上昇時間は真気的には10ナノ砂未満であるため、VDDレール1 0.2における上鼻時間も同様である。ゲート娘子の上昇時間(マイクロ炒)と、 トランジスタP3のソース娘子の上昇時間(ナノ砂)とのこの差は、ゲートーソ 一ス両電位を徐々に負にするという結束をもたらす。従って、トランジスタP3 の(ソースからドレインへの)オンコンダクタンスは増加しつつあるソースーゲ ート同電位の二乗に比例して増加する。P3のサイズは、VDD電圧をIC上の どの場所でも寄生プレークダウン電圧を超過させることなく、過渡電纜を処理で きるように十分に大きく選択されている。これにより、過渡電流は出力増子丁2 から所望の経路に沿ってVSSへ誘導され、頑丈さに欠ける望ましくない逆パイ アス級馬又は寄生経路から重れる。

異なる1対の嫡子に過ぎを印加する第2の例として、人力嫡子T1が後地軍仏、

すなわち、零ポルトに保持され且つ出力増予了2に正パルスが印加された場合には、最小低抗の経路は関方向パイアスされるダイオードD4と、オンのトランジスタP3と、関方向パイアスされるダイオードD1とを介するものである。同様に、第3の例として、出力増予了2が接地電位に保持され且つ入力増予了1に正パルスが印加された場合には、最小低抗の経路は関方向パイアスされるダイオードD3とを介するものである。

以上の例は、いくつかの「C畑子の間にパルスが印加されたときにESD精準 電流が所望の経路をどのようにしてたどるかも説明していた。ダイオードDI。 D2、D3、D4及びD5と、団路400との組合せがあれば、ICのどの畑子 がESDパルスの正の側をとり、どの瀬子が負の側、すなわち、矮地経路をとる かにかかわらず、同様の所望の結果が得らることは当業者には明白であろう。

間、トランジスタP3及びP4と、コンデンサC1の大きさと電気的パタメータを工学的に適正に設定すれば、あるエネルギーに達するまで、ESDパルスがICにP-N接合プレークダウンを発生させるような状況は起こらない。一寸なわち、過額電気が限方向パイアスされたP-N接合のみを含む所知の経路を過って終れることに注意する。限方向パイアスされた所定の大きさのP-N接合郎は同じ大きさの限方向パイアスされた使合郎よりはるかに多くの電波を製傷なく導通できるので、(IC設計者がESD前便回路400に割当てる貴重なシリコンの面貌に関して)投資の戻りは(ESD前機の改善によって)大きい。

SED防環回路400のもう1つの利点は、逆方向パイアスP-N接合の局限なだれブレークダウンを含むどのESD防理技法と比べても、IC製造プロセス中のはるかに広い範囲の変動に対してはぼ同じ有効性を示すことである。

図4は、人力値子1つ、出力値子1つ、VDD供給レール1つ及びVSS供給 レール1つの場合の本発明の一般的な実現形態を示す。『/O値子又は複数の入 出力『O値子を伴なう』Cに本発明をどのように適用するかは、当業者には自収 であろう。

本発明の別の利点は、ICのVDD供給レールとVSS供給レールの対ごとに ESD防護団路400の1つの事例しか要求されないということである。これは、 入力ピンごとに回路の適加を必要とするPuarの 1858号特許などの従来の 方式とは対照的である。複数のVDD又はVSS員論レールに対しては、いずれ か所定のVDD供給レールと、いずれか所定のVSS供給レールとの同に1つの 経路400を接続する。たとえば、2つのVDD供給レールVDD-1及びVD D-2と、1つのVSS供給レールとを有するICは2つの回路400 -- VD D-1とVSSとの同に1つ、VDD-2とVSSとの回にもう1つ -- を必要 とするであろう。本発明では、入力増子ごとにダイオードD1及びD2の事例が 必要である。寄生ダイオードD3及びD4は出力増子及び入出力増子において同 一の機能を果たす。

図6は、最小形状寸法が1、2ミクロンであり且つ2つの金属圏を含むCMO Sプロセスに関わる好ましいデバイスの大きさを示すESD紡績団路400の回 路型である。トランジスタP3は各々84の脚40本を有するようなレイアット であり、その有効幅は3200ルであるが、単一の難をもつレイアクトが有する と考えられる値より直列抵抗ははるかに低い。このプロセスが支援する最小形状 サイズは1.2µであるが、トランジスタP3の幅は広いため、プロセスの変動 やデパイスの欠陥を受にくくするように、長さは1.8μであるのが好ましい。 トランジスクP3の幅が広いほど、ICは損傷なく放電できる過級エネルギーは ─ ICの数ダイサイズに大きな影響を及ぼさずに、レイアウトすべき幅上り広 い幅でレイアクトできるのであれば、 ― 多くなるのであるが、3200mは市 駅製品として許容しうるESD防護のレベルを与えるのに十分な幅であると思え られる。コンデンサC1は、各々が幅100μ、長さ5μの脚を11本もつNチ ャネルトランジスタとして実現されるのが好ましい。ESD紡織回路400の所 題の根能に対しては、トランジスタP3のソース及びドレインと、それらからV DD供給レール及びVSS供給レールに至るところで、直剪抵抗を低く保持する ことは重要である。荷様に、入力紡績ダイオードDI及びD2、並びにそれらか ら入力増子T1と、VDD供給レール及びVSS供給レールとに至るレイアウト においても、直列抵抗を低く保持すべきである。同様に、トランジスタP2及び N2のレイアクトは、寄生ダイオードD3及びD4と関連する直列抵抗が低く保 持されるようなものとすべきである。それらの事項は当該技術では良く知られて


いる.


図5は、P型基製中のN型ウェルの場合を示す。N型基製中のP型ウェルの場合はわずかに異なる。この場合には、P型ウェルとN型基製との関にD 5に類似するダイオードが形成されているが、このダイオードのウェルー基限関極性は図5に示すようにダイオードD 5の極性とは逆である。しかしながら、P型基製はVSSではなく、VDDに接続しているので、このダイオードの極性は図1~4に示すようなD5の極性と同じである。この場合にはESD防療図路400を変更する必要はないが、ESDエネルギーがたども経路は免に挙げたケースパイケース制御とは異なっていても良い。


以上、P型基板でMOS集製回路と関連させて本発明の打ましい実施例を規明し、N型基板でMOS集製回路への本発明の適用をも提明した。しかしながら、BICMOS集製回路などのCMOSに環保する技術にも本発明を適用可能であることに注意すべまである。そのことを考慮して、本発明はCMOS集製回路に直接適用可能である。バイはーラ出力増予を有するBICMOS集製回路に直接適用可能である。バイはーラ出力増予をあり、CMOS集製回路の場合(例を挙げると、図4のトランジスタP2及びN2がそれぞれPNPパイポーラトランジスタと、NPNパイポーラトランシスタである場合)、トランジスタN2及びP2の寄生として、あるいは、ESD防硬回路の一部として機関するように特定して迫加されて、ディオードD3及びD4が存在している短り、本発明を直接に適用可能である。さらに、国路全体の一部として必要なディオードが形成されている限り、シリコンゲートでMOS集積回路、並びにサファイア上シリコンなどの絶縁性基板を使用する先に挙げたいずれかの循環のCMOS回路に本発明を適用できることは含うまでもない。

図4の辺明においては、好ましい実施例ではPチャネルトランジスタP4と、コンデンサCIとも含むVDD流移回路網を参照した。この速延回路は、それがVDD-VSS関電圧中のパルスに広答してトランジスタP3のゲートードレイン四電圧の変化に乗す制御過程。遅れ又は時定数の結果として、本質的にはトランジスタP3のゲートをVDDレールI02の持続時間の非常に短いパルスから運転する。希望に応じて、そのような遅延。遅れ又は時定数を別の回路により舞しても良いことは自明である。

以上、本発明の好ましい実施例と様々な代替実施例を関示し且つ説明したが、 本発明の感覚から進設せずに形態や評額について様々な変更を実施しうることは 労業者には台明であろう。







## 符表平7-503599 (フ)

	医原阴液 (	# <del>**</del>	PCTRISHOUGH					
A. CLASSIFICATION OF SUBJECT MATTER POED) SIGNA 966 US CL. 18479-91 Accepting to Security Signal Security Signal Security Securit								
8. FIELDS SEARCHED								
	Minimum dissativities envirted (electionism system followed by chro/decise symbols) U.S. 1 26176.91 26178,11							
Decemberations committed other than cuminstant decommendous to the extinct that sects decomments are included in the fields counted								
Sharenan dan ban constitut dering du biossessent sorch (mour of dels bans and, where practicable, musta terms med)								
C. DOCUMENTS CONSIDERED TO BE RELEYANT								
Company*	Chains of decourse, with indication, where of	propriate, of the rate		Relevers to chim No.				
Y,E	US,A, 5,189,588 (Yano et al.) 23 Edocument.	corumny 1993	ice the entire	1-10				
Y	US.A. 4,595,941 (Avery) 17 June 19	986 See the enti	re document.	1-10				
· *	er deraperate are lained in the continuation of Bost C		d Samply opposes,	manuscript flows, from an expuryor				
دلات من المساوية على الراب المرابع على المرابع المراب								
	property on the second of property of the party of the pa							
Passes a published prior to the intermediated Policy date for last their first for the prior of the community of the communit								
Date of the animal complexion of the interrestated course.   Case of making of the international annesh report								
06 APRIL 1993								
Name und making address of the USANIS Commentation of Phasics and Tementation Commentation Commentati								

## フロントページの続き

(51) Int. Cl. *		識別記号	庁内整理番号	FI	
H01L	21/8238				
	27/04			•	
	27/08	331 2	9170 -4M	•	
	27/088				
	27/092				
			8832 -4M	H 0 1 L 27/04	. н

EP(AT. BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG), AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, UA